• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭示多重輸入多重輸出系統，包括：第一輸入訊號與第二輸入訊號；複數個類比數位轉換器細胞結構，接收第一輸入訊號與第二輸入訊號之組合以及來自相對各類比數位轉換器細胞結構之其他類比數位轉換器細胞結構之複數個量化雜訊訊號之組合作為輸入，產生複數個第一輸出訊號及量化雜訊訊號；複數個加法器模組，接收第一輸出訊號，并且對第一輸出訊號之選擇組合執行加法或者減法，產生複數個第二輸出訊號；以及複數個除法模組，接收第二輸出訊號，並且以預定因子對第二輸出訊號執行除法操作，產生複數個最終輸出訊號。
    公开号:TW201304442A
    申请号:TW101109632
    申请日:2012-03-21
    公开日:2013-01-16
    发明作者:Ayman Shabra
    申请人:Mediatek Singapore Pte Ltd；
    IPC主号:H03M3-00
    专利说明:
    多重輸入多重輸出系統及其形成方法
    本發明係有關於類比數位轉換器(analog-to-digital converter)，特別是有關於支援多重輸入多重輸出系統(multi-input multi-output system)的類比數位轉換器。
    多重輸入多重輸出系統為無線接收器提供諸多優勢，例如提高資料速率或提高通道可靠性。多重輸入多重輸出系統依靠具有特別分離功能之複數個天線的使用，這些天線有效地於發送器與接收器之間產生複數個通訊通道。接著，這些通道被用以達到上述優勢。
    使用複數個天線一般意味著自RF前端直到類比數位轉換器之間一直使用複數個接收器建造方塊(receiver building block)。這將導致接收器之大小、成本及功率消耗之增加。業界已提出多種方法來降低上述增加之影響，這些方法皆圍繞多工(multiplexing)之想法產生。多工技術允許一個接收器由複數個天線共用。多工之想法包含分時多工、分頻多工及分碼多工。儘管多工技術的確降低了接收器之大小，多工技術亦降低了訊號雜訊(signal-to-noise)效能。
    有鑒於此，本發明提供一種解決方案，既降低多重輸入多重輸出類比數位轉換器之大小與功率消耗，又不會改變訊號雜訊比(signal-to-noise ratio)。具體地，本發明提供一種多重輸入多重輸出系統及形成多重輸入多重輸出系統之方法。
    根據本發明之一實施例，提供一種多重輸入多重輸出系統，包括：一第一輸入訊號與一第二輸入訊號；複數個類比數位轉換器細胞結構，接收該第一輸入訊號與該第二輸入訊號之組合以及來自該些類比數位轉換器細胞結構中相對各類比數位轉換器細胞結構之其他類比數位轉換器細胞結構之複數個量化雜訊訊號之組合作為輸入，該些類比數位轉換器細胞結構產生複數個第一輸出訊號及該些量化雜訊訊號；複數個加法器模組，接收該些第一輸出訊號，并且對該些第一輸出訊號之一選擇之組合執行加法或者減法，該些加法器模組產生複數個第二輸出訊號；以及複數個除法模組，接收該些第二輸出訊號，並且以一預定因子對該些第二輸出訊號執行一除法操作，該除法模組產生該多重輸入多重輸出系統之複數個最終輸出訊號。
    根據本發明之一實施例，提供一種形成多重輸入多重輸出系統之方法，包括：提供一第一輸入訊號與一第二輸入訊號；提供複數個類比數位轉換器細胞結構，接收該第一輸入訊號與該第二輸入訊號之組合以及來自該些類比數位轉換器細胞結構中相對各類比數位轉換器細胞結構之其他類比數位轉換器細胞結構之複數個量化雜訊訊號之組合作為輸入，該些類比數位轉換器細胞結構產生複數個第一輸出訊號及該些量化雜訊訊號；使用複數個加法器模組，接收該些第一輸出訊號，并且對該些第一輸出訊號之一選擇之組合執行加法或者減法，該些加法器模組產生複數個第二輸出訊號；以及使用複數個除法模組，接收該些第二輸出訊號，並且以一預定因子對該些第二輸出訊號執行一除法操作，該除法模組產生該多重輸入多重輸出系統之複數個最終輸出訊號。
    本發明所提出之多重輸入多重輸出系統及形成多重輸入多重輸出系統之方法，其能夠降低多重輸入多重輸出類比數位轉換器之大小與功率消耗，又不會改變訊號雜訊比。
    本發明提供一種多重輸入多重輸出安排，既減少多重輸入多重輸出類比數位轉換器之大小與功率，又保持訊號雜訊比不變。達到上述效果係基於使用複數個雜訊耦合ΔΣ類比數位轉換器(noise coupled delta-sigma analog-to-digital converter)之本發明之多重輸入多重輸出設計，其中一定數量之單個(single)ΔΣ類比數位轉換器細胞(delta-sigma analog-to-digital converter cell)被排列以接收兩個類比輸入訊號之組合以及相關於本發明之多重輸入多重輸出系統之相對各單個ΔΣ類比數位轉換器細胞之其他單個ΔΣ類比數位轉換器細胞之各種相關雜訊量化輸出訊號之組合作為輸入。
    第1圖為依本發明一實施例之單個類比數位轉換器細胞的示意圖。類比數位轉換器細胞2接收類比輸入訊號U作為輸入。加法器模組34接收訊號U以及來自數位類比轉換器8之輸出訊號26作為輸入。加法器模組34對訊號U以及輸出訊號26執行加法，並且輸出訊號28。電路轉換函數模組4接收訊號28作為輸入，並且利用特定因子H對訊號28執行相關(correlation)操作。電路轉換函數模組4輸出訊號18。加法器模組12自訊號18中減去訊號U。加法器模組12將上述自訊號18中減去訊號U得到的訊號以及耦合雜訊輸入訊號32相加，並且輸出訊號20。耦合雜訊輸入訊號32為本發明之MIMO中其他不同類比數位轉換器細胞之量化雜訊訊號之相關訊號。加法器模組14接收訊號20以及輸入訊號U作為輸入，並且對上述兩個訊號做加法。此外，加法器模組14輸出訊號22，并將訊號22發送至量化器6及加法器模組16。量化器6對訊號22執行其各自(respective)的量化操作，並輸出訊號V作為類比數位轉換器細胞2之總體輸出。數位類比轉換器8接收訊號V作為輸入，並且對訊號V執行其各自的數位類比轉換，以及輸出訊號26。訊號26為類比訊號。加法器模組16接收訊號22與訊號26作為輸入，並且對這些訊號執行減法操作。加法器模組16輸出訊號24。量化雜訊轉換函數10接收訊號24作為輸入並且執行其各自的雜訊相關操作，以及輸出量化雜訊訊號30作為量化雜訊輸出。
    類比數位轉換器細胞2可由各種ΔΣ類比數位轉換器來實施。本範例所示之單個環路實作中，前饋路徑由電路轉換函數模組4以及量化器6組成，同時回授路徑由數位類比轉換器8組成。
    第2圖為依本發明另一實施例所形成之本發明之多重輸入多重輸出系統(亦可視為多重輸入多重輸出類比數位轉換器)42之示意圖。多重輸入多重輸出系統42包含第一類比數位轉換器細胞44、第二類比數位轉換器細胞46、以及第三類比數位轉換器細胞48。第一類比數位轉換器細胞44、第二類比數位轉換器細胞46、第三類比數位轉換器細胞48之每一者皆包含量化雜訊轉換函數，各量化雜訊轉換函數H1、H2、H3分別產生如第2圖所示之量化雜訊訊號Q1、Q2、Q3。本實施例中，量化雜訊轉換函數H1、H2、H3為等同的(equal)。多重輸入多重輸出系統42包含兩個輸入訊號U1、U2以及兩個輸出訊號V1、V2。第一類比數位轉換器細胞44接收訊號U1+U2(亦即輸入訊號U1與U2之和)以及量化雜訊輸入訊號Q2+Q3(亦即量化雜訊訊號Q2與Q3之和)作為輸入，並且產生量化雜訊訊號Q1以及量化器訊號V1’。第二類比數位轉換器細胞46接收訊號U1-U2(亦即輸入訊號U1減去輸入訊號U2之差)以及量化雜訊輸入訊號Q1-Q3(亦即量化雜訊訊號Q1減去量化雜訊訊號Q3之差)作為輸入，並且產生量化雜訊訊號Q2以及量化器訊號V2’。第三類比數位轉換器細胞48接收訊號U1+U2(亦即輸入訊號U1與U2之和)以及量化雜訊輸入訊號Q1-Q2(亦即量化雜訊訊號Q1減去量化雜訊訊號Q2之差)作為輸入，並且產生量化雜訊訊號Q3以及量化器訊號V3’。第一類比數位轉換器細胞44、第二類比數位轉換器細胞46、第三類比數位轉換器細胞48與第1圖所示之類比數位轉換器細胞2相似。其中，第一類比數位轉換器細胞44、第二類比數位轉換器細胞46、第三類比數位轉換器細胞48皆可視為多重輸入多重輸出系統42所包含之類比數位轉換器細胞結構。
    加法器模組50接收量化器訊號V1’以及量化器訊號V2’作為輸入，並且對上述訊號做加法。加法器模組50輸出訊號58。除法模組54接收訊號58作為輸入，並且以預定因子(本實施例中為2)執行除法操作。除法模組54輸出訊號V1，作為多重輸入多重輸出系統42之兩個輸出訊號之一。
    加法器模組52接收量化器訊號V2’以及量化器訊號V3’作為輸入，並且對上述訊號做減法。加法器模組52輸出訊號60。除法模組56接收訊號60作為輸入，並且以預定因子(本實施例中為2)執行除法操作。除法模組56輸出訊號V2，作為多重輸入多重輸出系統42之兩個輸出訊號之一。
    輸出訊號V1等於量化器訊號V1’與量化器訊號V2’之和的一半，如公式1所示：
    其中NTF為類比數位轉換器細胞之雜訊轉換函數。
    輸出訊號V2等於自量化器訊號V2’減去量化器訊號V3’之差的一半，如公式2所示：
    如上述等式所示，量化雜訊整形(quantization noise shaping)之有效性增加了(1-H2)倍。
    本發明允許將每一類比數位轉換器細胞實作為允許量測量化器之輸入之具任何拓撲結構(topology)之ΔΣ類比數位轉換器。這將允許除去基於壓控振蕩器(voltage-controlled oscillator，VCO)之量化器之外，所有ΔΣ拓撲結構之使用。由於單環路設計對總體元件改變相對不敏感(insensitivity)，使用單環路設計比使用級聯(cascaded)或多階(mash)設計更佳。ΔΣ類比數位轉換器之實作可為離散時間的或連續時間的。離散時間之實作具更加之抖動不敏感性(jitter insensitivity)，而連續時間提供固有的抗鋸齒性(anti-aliasing)。量化雜訊轉換函數(或者量化雜訊耦合轉換函數)H2可簡化為延遲(z-1)以增加一階之解調器階次(1-H2=(1-z-1))。量化雜訊轉換函數H2可為更高階轉換函數，以使得(1-H2=(1-z-1) n )增加n階之解調器階次，並且可選擇量化雜訊轉換函數H2以於單位圓上產生複數共軛零點。此外，本發明允許將量化雜訊轉換函數H2定義為(2-1/k)z-1-z-2(其中k為整數)，來產生直流零點(zeros at direct current)或產生於複數個頻率之單位圓上的複數共軛零點而不是直流零點。本發明之多重輸入多重輸出系統42亦可使用兩個、四個或者更多個類比數位轉換器細胞實作，較佳地，使用至少三個類比數位轉換器細胞實作。
    依本發明又一實施例，提供一種形成多重輸入多重輸出系統之方法。上述方法包含下列步驟：提供兩個輸入訊號；提供複數個類比數位轉換器細胞結構(亦即類比數位轉換器細胞，例如第2圖所示之第一類比數位轉換器細胞44、第二類比數位轉換器細胞46、第三類比數位轉換器細胞48)，接收第一輸入訊號與第二輸入訊號之組合以及來自相對各類比數位轉換器細胞結構之其他類比數位轉換器細胞結構之複數個量化雜訊訊號之組合作為輸入，類比數位轉換器細胞結構產生複數個第一輸出訊號及量化雜訊訊號；使用複數個加法器模組(例如第2圖所示之加法器模組50、52)來接收第一輸出訊號，并且對第一輸出訊號之一選擇之組合執行加法或者減法，加法器模組產生複數個第二輸出訊號；以及使用複數個除法模組(例如第2圖所示之除法模組54、56)來接收第二輸出訊號，並且以預定因子對第二輸出訊號執行除法操作，除法模組產生多重輸入多重輸出系統之複數個最終輸出訊號。
    本發明具有多種優點，例如對應相同之訊號雜訊比效能減小面積，以及對應相同之訊號雜訊比效能降低耗能。同時，由於使用了雜訊耦合，所以會增加量化雜訊整形之階次。
    雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    2．．．類比數位轉換器細胞
    4．．．電路轉換函數模組
    6．．．量化器
    8．．．數位類比轉換器
    10．．．量化雜訊轉換函數
    12、14、16、34、50、52．．．加法器模組
    18、20、22、24、26、28、58、60．．．訊號
    30．．．量化雜訊訊號
    32．．．耦合雜訊輸入訊號
    42．．．多重輸入多重輸出系統
    44．．．第一類比數位轉換器細胞
    46．．．第二類比數位轉換器細胞
    48．．．第三類比數位轉換器細胞
    54、56．．．除法模組
    第1圖為依本發明一實施例之單個類比數位轉換器細胞的示意圖。
    第2圖為依本發明另一實施例所形成之多重輸入多重輸出系統之示意圖。
    42．．．多重輸入多重輸出系統
    44．．．第一類比數位轉換器細胞
    46．．．第二類比數位轉換器細胞
    48．．．第三類比數位轉換器細胞
    50、52．．．加法器模組
    54、56．．．除法模組
    58、60．．．訊號
    权利要求:
    Claims (20)
    [1] 一種多重輸入多重輸出系統，包含：一第一輸入訊號與一第二輸入訊號；複數個類比數位轉換器細胞結構，接收該第一輸入訊號與該第二輸入訊號之組合以及來自該些類比數位轉換器細胞結構中相對各類比數位轉換器細胞結構之其他類比數位轉換器細胞結構之複數個量化雜訊訊號之組合作為輸入，該些類比數位轉換器細胞結構產生複數個第一輸出訊號及該些量化雜訊訊號；複數個加法器模組，接收該些第一輸出訊號，并且對該些第一輸出訊號之一選擇之組合執行加法或者減法，該些加法器模組產生複數個第二輸出訊號；以及複數個除法模組，接收該些第二輸出訊號，並且以一預定因子對該些第二輸出訊號執行一除法操作，該除法模組產生該多重輸入多重輸出系統之複數個最終輸出訊號。
    [2] 如申請專利範圍第1項所述之多重輸入多重輸出系統，其中該第一輸入訊號與該第二輸入訊號之組合包括將該第一輸入訊號與該第二輸入訊號相加或者自該第一輸入訊號減去該第二輸入訊號。
    [3] 如申請專利範圍第1項所述之多重輸入多重輸出系統，其中該些類比數位轉換器細胞結構之每一類比數位轉換器細胞結構皆包含一量化雜訊轉換函數，來產生該些量化雜訊訊號。
    [4] 如申請專利範圍第3項所述之多重輸入多重輸出系統，其中該些類比數位轉換器細胞結構所包含之量化雜訊轉換函數係等同的。
    [5] 如申請專利範圍第1項所述之多重輸入多重輸出系統，其中該些類比數位轉換器細胞結構包含至少三個類比數位轉換器細胞結構。
    [6] 如申請專利範圍第1項所述之多重輸入多重輸出系統，其中該些類比數位轉換器細胞結構包含ΔΣ類比數位轉換器結構。
    [7] 如申請專利範圍第1項所述之多重輸入多重輸出系統，其中該些類比數位轉換器細胞結構被排列，以使得每一類比數位轉換器細胞結構皆包含具有一電路轉換函數模組以及一量化器之一前饋通道。
    [8] 如申請專利範圍第1項所述之多重輸入多重輸出系統，其中該些類比數位轉換器細胞結構被排列，以使得每一類比數位轉換器細胞結構皆包含具有一數位類比轉換器之回授通道。
    [9] 如申請專利範圍第3項所述之多重輸入多重輸出系統，其中該些量化雜訊轉換函數包含複數個直流零點。
    [10] 如申請專利範圍第3項所述之多重輸入多重輸出系統，其中該些量化雜訊轉換函數包含於複數個頻率之單位圓上之複數個複數共軛零點，而不包含直流零點。
    [11] 一種形成多重輸入多重輸出系統之方法，包含：提供一第一輸入訊號與一第二輸入訊號；提供複數個類比數位轉換器細胞結構，接收該第一輸入訊號與該第二輸入訊號之組合以及來自該些類比數位轉換器細胞結構中相對各類比數位轉換器細胞結構之其他類比數位轉換器細胞結構之複數個量化雜訊訊號之組合作為輸入，該些類比數位轉換器細胞結構產生複數個第一輸出訊號及該些量化雜訊訊號；使用複數個加法器模組來接收該些第一輸出訊號，并且對該些第一輸出訊號之一選擇之組合執行加法或者減法，該些加法器模組產生複數個第二輸出訊號；以及使用複數個除法模組來接收該些第二輸出訊號，並且以一預定因子對該些第二輸出訊號執行一除法操作，該除法模組產生該多重輸入多重輸出系統之複數個最終輸出訊號。
    [12] 如申請專利範圍第11項所述之形成多重輸入多重輸出系統之方法，其中該第一輸入訊號與該第二輸入訊號之組合包括將該第一輸入訊號與該第二輸入訊號相加或者自該第一輸入訊號減去該第二輸入訊號。
    [13] 如申請專利範圍第11項所述之形成多重輸入多重輸出系統之方法，其中該些類比數位轉換器細胞結構之每一類比數位轉換器細胞結構皆包含一量化雜訊轉換函數，來產生該些量化雜訊訊號。
    [14] 如申請專利範圍第13項所述之形成多重輸入多重輸出系統之方法，其中該些類比數位轉換器細胞結構所包含之量化雜訊轉換函數係等同的。
    [15] 如申請專利範圍第11項所述之形成多重輸入多重輸出系統之方法，其中該些類比數位轉換器細胞結構包含至少三個類比數位轉換器細胞結構。
    [16] 如申請專利範圍第11項所述之形成多重輸入多重輸出系統之方法，其中該些類比數位轉換器細胞結構包含ΔΣ類比數位轉換器結構。
    [17] 如申請專利範圍第11項所述之形成多重輸入多重輸出系統之方法，其中該些類比數位轉換器細胞結構被排列，以使得每一類比數位轉換器細胞結構皆包含具有一電路轉換函數模組以及一量化器之一前饋通道。
    [18] 如申請專利範圍第11項所述之形成多重輸入多重輸出系統之方法，其中該些類比數位轉換器細胞結構被排列，以使得每一類比數位轉換器細胞結構皆包含具有一數位類比轉換器之回授通道。
    [19] 如申請專利範圍第13項所述之形成多重輸入多重輸出系統之方法，其中該些量化雜訊轉換函數包含複數個直流零點。
    [20] 如申請專利範圍第13項所述之形成多重輸入多重輸出系統之方法，其中該些量化雜訊轉換函數包含於複數個頻率之單位圓上之複數個複數共軛零點，而不包含直流零點。
    类似技术:
    公开号 | 公开日 | 专利标题
    Frappé et al.2009|An All-Digital RF Signal Generator Using High-Speed $DeltaSigma $ Modulators
    JP5496399B2|2014-05-21|短縮化処理を有するシグマデルタ変調器及びその適用
    TWI466475B|2014-12-21|多重輸入多重輸出系統及其形成方法
    KR102098268B1|2020-04-07|디더-리스 오차 피드백 프랙셔널-n 주파수 합성기 시스템 및 방법
    Pamarti et al.2007|Statistics of the quantization noise in 1-bit dithered single-quantizer digital delta–sigma modulators
    US9094040B2|2015-07-28|Continuous-time mash sigma-delta analogue to digital conversion
    KR20130116901A|2013-10-24|직교 변조 시스템을 이용하는 무선 오디오 장비
    CN102891682A|2013-01-23|可重构模数转换器调制器结构及其排列、使用方法
    KR20120100888A|2012-09-12|병렬 아날로그-디지털 컨버터에서, 특히 다중-표준, 소프트웨어-정의 무선, 및/또는 인지 무선 사용을 위한 아날로그 결함의 보정
    Nikoofard et al.2017|Low-complexity N-port ADCs using 2-D Δ-Σ noise-shaping for N-element array receivers
    Basetas et al.2016|A Class of 1-Bit Multi-Step Look-Ahead $Sigma $-$Delta $ Modulators
    Khalili et al.2019|On multiterminal communication over MIMO channels with one-bit ADCs at the receivers
    CN106788443B|2020-05-08|一种改进型的MASH结构Sigma-Delta调制器
    RU2445709C1|2012-03-20|Система цифровой передачи информации
    Beydoun et al.2013|Optimal digital reconstruction and calibration for multichannel Time Interleaved ΣΔ ADC based on Comb-filters
    Karthikeyan et al.2010|Analysis of performance of sigma delta architecture in Software Defined Radio
    AU2021106391A4|2021-11-25|Higher order design of digital cifb sigma delta modulator
    Prakash et al.2014|Dual extended noise shaping for high performance cross-coupled sigma-delta modulators
    Papachatzopoulos et al.2020|Novel Noise-Shaping Stochastic-Computing Converters for Digital Filtering
    JP2014014045A|2014-01-23|信号変換装置、及びこれを用いた送信機
    US9385837B2|2016-07-05|Cascaded viterbi bitstream generator
    Nejad et al.2013|Behavior Model of Noise Phase in a Phase Locked Loop Employing Sigma Delta Modulator
    US20050231407A1|2005-10-20|Time-interleaved band-pass delta-sigma modulator
    WO2014180202A1|2014-11-13|一种Delta Sigma调制器及其实现调制的方法
    Li et al.2012|On Gaussian Multiple Access Channel with Signal Dependent Noise
    同族专利:
    公开号 | 公开日
    KR101479151B1|2015-01-05|
    EP2732554B1|2018-08-01|
    WO2013012390A1|2013-01-24|
    EP2732554A1|2014-05-21|
    TWI466475B|2014-12-21|
    US20130015987A1|2013-01-17|
    CN102882524A|2013-01-16|
    CN102882524B|2015-07-22|
    EP2732554A4|2015-06-03|
    JP2013541252A|2013-11-07|
    JP5519080B2|2014-06-11|
    KR20130136531A|2013-12-12|
    US8390495B2|2013-03-05|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN100340068C|2002-04-22|2007-09-26|Ipr许可公司|多输入多输出无线通信方法及具有无线前端部件的收发机|
    US6987953B2|2003-03-31|2006-01-17|Nortel Networks Limited|Digital transmitter and method|
    US7136430B2|2003-03-31|2006-11-14|Nortel Networks Limited|Digital receiver and method|
    US7190288B2|2003-06-27|2007-03-13|Northrop Grumman Corp.|Look-up table delta-sigma conversion|
    KR20060041267A|2003-07-24|2006-05-11|코닌클리케 필립스 일렉트로닉스 엔.브이.|하이파이 오디오를 위한 개선된 무손실 압축 및 양호한오디오 품질을 가진 노이즈-정형 장치 및 방법|
    US7049990B2|2003-09-05|2006-05-23|Broadcom Corporation|Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback|
    US6880262B1|2003-09-30|2005-04-19|Broadcom Corporation|Continuous time ΔΣ ADC with dithering|
    JP3718706B2|2003-10-28|2005-11-24|松下電器産業株式会社|デルタ・シグマ変調装置|
    GB2408858B|2003-12-05|2006-11-29|Wolfson Ltd|Word length reduction circuit|
    JP3785175B2|2004-03-30|2006-06-14|株式会社東芝|多入力ａ／ｄ変換装置及びこれを用いた無線受信機|
    US7924909B2|2004-06-02|2011-04-12|Telefonaktiebolaget Lm Ericsson |Method and apparatus for interference cancellation in wireless receivers|
    JP2007104475A|2005-10-06|2007-04-19|Denso Corp|Ａ／ｄ変換方法及び装置|
    US7277032B2|2005-10-21|2007-10-02|Realtek Semiconductor Corp.|Low-pass filter based delta-sigma modulator|
    US8411788B2|2005-11-18|2013-04-02|Qualcomm, Incorporated|Digital transmitters for wireless communication|
    US7479911B2|2006-08-24|2009-01-20|Board Of Trustees Of Michigan State University|Multiple input multiple output analog-to-digital converter|
    FI20065832A0|2006-12-21|2006-12-21|Nokia Corp|Laite käsittäen taajuusselektiivisen piirin ja menetelmä|
    US7525464B2|2007-05-29|2009-04-28|National Semiconductor Corporation|Sigma-delta modulator with DAC resolution less than ADC resolution|
    US7411534B1|2007-06-20|2008-08-12|Cirrus Logic, Inc.|Analog-to-digital converter having integrator dither injection and quantizer output compensation|
    KR100976725B1|2007-12-17|2010-08-19|한국전자통신연구원|다중 안테나를 이용한 고속 무선통신 시스템용 송신 및수신 장치와, 그 방법 및 이에 이용되는 디지털 중간주파수송신 신호 처리 방법|
    US8537745B2|2008-06-02|2013-09-17|Qualcomm Incorporated|Multiplexing arrangements for multiple receive antennas|
    WO2011085042A1|2010-01-05|2011-07-14|Syntropy Systems|Sampling/quantization converters|
    JP5636226B2|2010-08-16|2014-12-03|ルネサスエレクトロニクス株式会社|半導体集積回路およびその動作方法|JP5809590B2|2012-03-21|2015-11-11|株式会社アドバンテスト|信号発生装置および信号発生方法|
    KR20170009540A|2015-07-17|2017-01-25|삼성전자주식회사|노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱|
    US9929742B2|2016-08-17|2018-03-27|Mediatek Inc.|Feed-forward operational amplifier noise cancellation technique and associated filter and delta-sigma modulator|
    CN106374986A|2016-11-16|2017-02-01|中国科学技术大学|一种信号接收机、信号接收方法及多用户多天线系统|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/183,438|US8390495B2|2011-07-15|2011-07-15|MIMO delta-sigma delta analog-to-digital converter using noise canceling|
    [返回顶部]